Patent number:

JP3249625

Publication date:

1991-11-07

Inventor:

YANAI KENICHI; KAWAI SATORU; NASU YASUHIRO;

KOBAYASHI MASAAKI

Applicant:

FUJITSU LTD

Classification:

- international:

G02F1/133; G02F1/1333; G02F1/136; G09F9/00

- european:

Application number: JP19900048966 19900227 Priority number(s): JP19900048966 19900227

Report a data error here

Abstract of JP3249625

PURPOSE:To repair a defect without causing neither an increase in parasitic capacity nor a decrease in opening rate by preparing a specific thin film transistor(TFT) for repair in advance and connecting the TFT for repair to the removal track of a defective TFT. CONSTITUTION:A semiconductor substrate is stuck on a support substrate 11 across an insulating thin film 12 previously and made into a thin film. Then while a semiconductor thin film 14 is used as an operating semiconductor layer, a thin film transistor(TFT) and connection pads 15 led out of a gate electrode G, a source electrode S, and a drain electrode D are formed. Further, the TFT and the support substrate on the reverse surface of a connection pad formation area are removed to obtain the TFT for repair. Then an active matrix substrate 2 is inspected and when a defect of the TFT is detected, the defect is removed and the TFT 1 for repair is connected to the removal track. Consequently, the defect of the active matrix liquid crystal substrate can be repaired without causing neither the increase in the parasitic capacity nor the decrease in the opening rate.

BEST AVAILABLE COPY

⑲日本国特許庁(JP)

m 特許出願公開

@ 公 開 特 許 公 報 (A) 平3-249625

®Int. Cl. 5		識別配号	庁内整理番号	@公開	平成3年(1991)11月7日
G 02 F	1/136 1/133	5 0 0 5 5 0	9018—2K 7709—2H		
G-09 F	1/1333 9/00	5 0 0 3 5 2	7724—2K 6447—5G <u></u>	大語求 記	青求項の数 2 (全5頁)

②発明の名称 アクテイプマトリクス基板の欠陥修復方法

②特 顧 平2-48966

②出 類 平2(1990)2月27日

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 @発 明 梁 井 健 者 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 @発明者 悟 Ш 井 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 宏 @発 明 老 那 須 安 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 正 明 伊雅 创出 顋 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地 四代 理 人 弁理士 井桁

明細書

1. 発明の名称

アクティブマトリクス基板の欠陥修復方法

2. 特許請求の範囲

(1) 予め支持基板(11)上に絶縁性薄膜(12)を介して貼者された半導体薄膜(14)を動作半導体層として構成され、且つ、各電極から導出された電極パッド(15)を具備する修復用薄膜トランジスタ (1)を形成し、更に、該修復用薄膜トランジスタ形成領域裏面の支持基板を除去してなる修復用モジュール基板(3)を準備しておき、

表面に表示電極をマトリクス状に配列するとともに、数表示電極対応に確膜トランジスタを設けたアクティブマトリクス基板 (2)を検査し、検出された不良の確膜トランジスタを除去し、数除去した確膜トランジスタの除去跡に前記修復用確膜トランジスタを前記電極ペッドを介して接続することを特徴とするアクティブマトリクス基板の欠陥修復方法。

(2) 予め支持基板(11)上に貼着された半球体薄膜(14)を動作半球体層として構成され、且つ、修復すべきアクティブマトリクス基板上の薄膜トランジスタに対応した寸法関係をもって各電極から選出された電極ペッド(15)を具備する複数個の修復用薄膜トランジスタ(1)を有するとともに、前記支持基板には線修復用薄膜トランジスタを分離であための切除部を設けてなることを特徴とするアクティブマトリクス基板の欠陥修復用モジュール基板。

3. 発明の詳細な説明

[概 要]

画素対応に駆動用の弾膜トランジスタを設け、 これのスイッチング作用を用いて液晶セルへの電 圧書き込みと保持動作を行なうアクティブマトリ クス型表示装置の欠陥修復方法に関し、

客生容量を増大および関口率を低下を招くことなく、アクティブマトリクス型被品表示装置の欠 陥値復を可能ならしめる確認トランジスタを提供

特開平3-249625(2)

することを目的とし、

(産業上の利用分野)

本発明は、西常対応に駆動用の薄膜トランジス タを配設し、これのスイッチング作用を用いて被 品セルへの電圧書き込みと保持動作を行なうアク ティブマトリクス型表示装置の欠陥修復方法に関

(従来の技術)

従来のアクティブマトリクス型液晶表示パネルに点欠陥が生じた場合の修復方法は、画業ごとに複数個の弾膜トランジスタを配数しておくという 冗長橡成をとることによって行なわれていた。

即ち、第4図に示すように、マトリクス状に配列した多数の音素のそれぞれに対し、複数像(図には2個の例を示す)の音素駆動用の確膜トランジスタTを設け、欠略が生じた確原トランジスタを切断分離し、残りの確膜トランジスタで画素の駆動を行なっていた。

なお、同図のBは表示電極、SBはスキャンパス、DBはデータパスである。

(発明が解決しようとする課題)

上記従来の冗長構成を用いた欠陥修復法では、 欠陥を生じた確談トランジスタを同定することが 困難であること、次に、本来1個で駆動可能な確 誤トランジスタTを各画策ごとに複数個数けるた め、寄生容量が大きくなり、更には閉口率が小さ する.

アクティブマトリクス型表示装置は単純マトリ クス型表示装置とともに、薄型の情報端末用表示 装置として使用されており、表示媒体としては液 晶が使用されている。

ここで両者の特性を比較するとアクティブマトリクス型は多数ある画素をそれぞれ単独に駆動するのと同様の動作をさせることができ、そのため表示な量の増大に伴ってライン数が増加してものなっている。この低下や視野角の現象をたすなどの問題が生じない。このためアクティブ・ナリクス型液晶表示装置は陰極線管(CRT) 並みのカラー表示が得られ、薄型のフラットディスアレイとして用途を広げつある。

しかし、アクティブマトリクス型表示装置では 各面素ごとにスイッチング素子を形成する必要が あるため、素子数が膨大な数となり、しかも構造 が複雑なため製造歩智りが低下し、コストが高く なるといった問題がある。

くなるなどの問題があった。

本発明は、寄生容量の増大および閉口率の低下を招くことなく、アクティブマトリクス型液晶表示装置の欠陥修復を可能ならしめるアクティブマトリクス型液晶表示装置の欠陥修復方法を提供することを目的とする。

(課題を解決するための手段)

本発明を第1図および第2図により説明する。 第1図は第2図のI-I矢視部斯面を示す図で、 第2図は本発明に係る修復用簿膜トランジスタ1 個分を示す平面図である。

同図の1は修復用弾膜トランジスタ、2はアクティブマトリクス基板である。

予め支持基板11上に、絶縁性確膜12を介して半導体基板を貼着し、これを確膜化する。この半導体確膜14を動作半導体層として確膜トランジスタと、この確膜トランジスタのゲート電極G、ソース電極Sおよびドレイン電極Dから導出された接続パッド15を形成する。更に、この確膜トランジ

特朗平3-249625 (3)

スタおよび接続パッド形成領域裏面の支持基板を 除去して、本発明に係る修復用確膜トランジスタ 1 が得られる。ここで、接続パッド15裏面は絶縁 性確膜12を除去してもよい。

一方、アクティブマトリクス基板 2 は、通常のものと同様に、ガラス基板のような機能性基板 21 表面に、表示電極 (図示せず) をマトリクス状に配列するとともに、該表示電極対応に環膜トランジスタ (図示せず) を設けてある。このアクティブマトリクス 基板 2 を検査し、 環膜トランジスタの不良が検出された場合には、それをレーザービーム等を用いて除去する。

次いで、上記アクティブマトリクス基板 2 上の 環膜トランジスタの除去跡に、前記修復用障膜ト ランジスタ 1 をに接続する。それには、前記電極 パッド15をアクティブマトリクス基板 2 の対応す る接続電極22に重ね、両者を接続する。

なお、上記接続電極22は、アクティブマトリクス基板2上に接続専用の電極を数けておいてもよく、あるいは、除去した不良確康トランジスタの

各電極が接続していたゲートパスライン。ドレイ ンパスラインおよび表示電極の所定の場所を用い でもよい。

また、接続パッド15と接続電便22の接続は、レーザビームを限射する方法や超音波を当てることにより、容易に実施できる。

最後に修復用薄膜トランジスタ1を、支持基板 11からレーザビームなどを用いて切り輝す。

〔作用〕

このように、修復用深膜トランジスタを用いた アクティブマトリクス基板の欠陥修復方法によれ ば、アクティブマトリクス基板上の各面素には、 駆動用の薄膜トランジスタを各1個のみ数ければ よい。従って、欠陥薄膜トランジスタを容品に検 出することができる。

また、通常の冗長様成で問題となる複数の薄膜 トランジスタが正常部に設けられていることによ る寄生容量の増大および関ロ率の減少を抑えるこ とができる。

(実施例)

以下本発明の一実施例を第3図を用いて説明する。

本実施例は、絶縁膜上に単結晶Si薄膜を形成したSOI (Silicon On Insulator) 基板を形成する技術を利用したもので、例えばウエーハ楽り合わせ法(日経マイクロデバイス88年3月号、82~98頁) やグラフォエピタキシー法等を用いることができる。

本実施例では、シリコンウエーハ上に形成した 約4μmの厚さのSiO。膜を介して、約0.5 μmの厚さのSi薄膜を形成し、このSOI基板 を用いて、多数の修復用薄膜トランジスタを具備 する修復用モジュール基板を作製する。そしてこ の修復用薄膜トランジスタを、アクティブマトリ クス基板上の欠陥薄膜トランジスタを除去した跡 に接続して、欠陥修復を行なう。

即ち、第3図(3)に示すように、支持基板として Si基板11を用いる。このSI基板11表面を酸化 して厚さ約4μmのSiO。膜12を形成する。 次いで、このSIOs 膜12上にSI単結晶基板をウェーハ張り合わせ法を用いて張り合わせたのち、SI単結晶基板の厚さを研磨およびエッチングにより被じ、厚さ約0.5μmのSI薄膜14を形成する。

次いで第3図四に示すように、上記Si確瞭14を網状に除去して、Si確膜14の小片をマトリクス状に残智させる。そして、それぞれを用いて確膜トランジスタを形成する。図の15は接続パッド、Cはゲート電極、Sはソース電極、Dはドレイン電板である。また、Si確膜14には41~42の3つの領域を描いてあるが、これらはそれぞれ高抵抗のチャネル領域41と、n型不純物を導入したn・型のソースおよびドレイン領域42、43である。

上紀ゲート管板G. ソース電板Sおよびドレイン電板Dは、それぞれ対応する領域41.42.43からSi薄膜14の小片の外まで延長し、その上に接続パッド15を形成する。

次いで、SI基板11の裏面からCF。+O。を 反応ガスとするプラズマエッチングを行ない、第

特開平3-249625 (4)

3 図(c)に示すように、上記簿膜トランジスタとその接続用パッドを形成した領域裏面の S ! 基板11を散去する。

以上で本発明に係るアクティブマトリクスの欠 陥修復用の薄膜トランジスタ1が完成する。

以上述べた本実施例では、第3図的に示すように、メッシュ状のS! 基板11の各関口部に、修復用薄膜トランジスタ1がそれぞれ I 個ずつ支持された修復用モジュール基板3が得られる。

この修復用環膜トランジスタを、アクティブマトリクス基板中の欠陥薄膜トランジスタを除去した略に位置合わせしたのち、超音液やレーザビームを用いて接続パッド15をアクティブマトリクス基板の所定の部位に接続(前記第1図参照)した後、接続した修復用薄膜トランジスタ1を修復用モジュール基板3から切り離す。

以上述べた本実施例によれば、アクティブマト リクス基板に欠陥環膜トランジスタがあっても、 容易に修復できる。そのため冗長様成を採る必要 がなく、各百素に健康トランジスタを1個のみ配 設すればよいので、欠陥箇所の同定も容易となる ばかりでなく、客生容量の増大も防止できる。

なお、支持基板11は上記一実施例ではSi基板を用いた例を説明したが、Si基板を用いればSi単結晶基板と膨張係数等種々の性質が一致するので、製造工程が容易となる利点を有するが、必ずしもSi基板に限定する必要はなく、ガラス基板のような絶縁性基板を用いてもよい。

また、動作半導体層となる半導体薄膜14のスターティング材料をSI単結最基板としたが、多結 品基板であっても、非晶質基板であってもよく、 またSI以外の半導体であってもよく、アクティ プマトリクス基板の構成との関係を考慮して選択 すべきものである。

〔発明の効果〕

以上説明した如く本発明によれば、アクティブマトリクス基板中の欠陥薄膜トランジスタを容易に検出した上で、欠陥の修復が行なえる上に、復数個の譲渡トランジスタを各面素に設けることに

よる寄生容量の増大も生じないため、表示特性を 劣化させずに製造参留りを向上させることができ る。


4. 図面の簡単な説明

第1図および第2図は本発明の構成裁明図、 第3図は本発明の一実施例裁明図、

第4団は従来の問題点税明団である。


図において、1 は修復用環膜トランジスタ、2 はアクティブマトリクス番板、3 は修復用モジュ ール蓄板、11は支持蓄板(S i 基板)、12 は絶縁 性薄膜(S i O a 薄膜)、14 は半導体薄膜(S i 単結晶薄膜)、15 は接続パッド、22 は接続電極、 G はゲート電極、S はソース電極、D はドレイン 電極を示す。


代理人 弁理士 井 桁 貞 一





本発明の構成説明図


特閒平3-249625(5)














本発明一実施例説明四 第3回 (402)